Catatan Kuliah : Datapath Desain Dasar Komputer

Ini adalah rangkuman dari catatan kuliah yang saya dapatkan pada mata kuliah Advanced Logic Design di awal tahun 2013. Daripada main dan lihat gambar yang bukan-bukan lebih baik merangkum kan?

Dalam Datapath CPU terdapat :

  1. Set register
  2. Microoperation
  3. Control Interface

Dalam sebuah set register terdapat kumpulan register individu, register file, serta kombinasi dari keduanya, Register file memiliki tiga address untuk memilih register, contohnya :

R0 = R1 + R2

R1 : Address 1

R2 : Address 2

R3 : Address 3

Hampir semua register memiliki Load Enable (LE).

Untuk pengimplementasian microoperation terdapat satu atau lebih resource yang dibagikan, Bus, ALU, dan Shifter.

ALU (Arithmetic Logic Unit) membagi resource untuk implementasi atau pengerjaan mikro operasi aritmatika (perhitungan sederhana) dan logika (logic). Pada buku Logic and Computer Design 4th Edition chapter 9, dalam ALU hanya terdapat sebuah adder untuk melakukan berbagai operasi aritmatika. Untuk transfer data antar ALU dan register file menggunakan bus.

Selain ALU, dalam microoperation terdapat shifter. Shifter berfungsi untuk melakukan shift left dan shift right (geser kiri dan kanan) pada register atau nilai konstan untuk ditransfer ke register yang dituju.

Pada gambar rangkaian digital pada buku Charles Kime & Thomas Kaminski edisi 4 chapter 9 itu terdapat gambar yang menunjukkan sebuah decoder yang memiliki 4 output lines dan 2 input line (Decoder 2 to 4). Inputnya untuk menentukkan output keluar dari line mana.

Decoder (abaikan ENB)

Decoder (abaikan ENB)

Input S0 dan S1 : S0 bernilai 1 dan S0 bernilai 0. Membentuk nilai 10 (binary) yaitu 2 (decimal).

Dari inputan diatas maka decoder akan memilih output line 2 untuk dilanjutkan ke input gerbang logic AND yang dipadukan bersama input dari Load Enable. Kalau nilai Load Enable adalah 0 maka nilai output yang dihasilkan setelah di AND-kan output dari LE dan Decoder adalah 0, begitu juga apabila decoder memilih output line yang lain (selain 2) melalui destination select. Hasilnya setelah di AND-kan akan tetap mengeluarkan output 0 apabila LE memberi inputan 0 ke gerbang AND. Karena 0 di AND-kan dengan 1 hasilnya tetap 0.

Masih pada gambar pada rangkaian tersebut, terdapat MUX B (multiplexer) untuk memilih inputan yang akan diteruskan ke output. Apabila nilainya konstan maka MUX B akan memilih 1, apabila ingin dari hasi proses MUX yang sebelumnya, maka MUX B akan memilih 0 (berarti dari nilai yang disimpan di register).

Adalagi pada pertemuan ini membahas sedikit tentang memory. Main memory umumnya adalah RAM (Random Access Memory). Memory berhubungan dengan datapath melalui Bus A dan Bus B.

Pertemuan ini menelurkan group discussion alias latihan untuk kelompok. Kelompok saya beranggotakan teman saya Alvin, Sandy, dan Daniel. Memang tidak dinilai, tapi lumayan untuk latihan. Latihannya sederhana yaitu mengenai Control Word. Pembahasan Control Word akan dilanjutkan ke postingan selanjutnya.

Advertisements

Posted on January 9, 2013, in Advanced Logic Design and tagged , , , , , , , . Bookmark the permalink. Leave a comment.

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out / Change )

Twitter picture

You are commenting using your Twitter account. Log Out / Change )

Facebook photo

You are commenting using your Facebook account. Log Out / Change )

Google+ photo

You are commenting using your Google+ account. Log Out / Change )

Connecting to %s

Matt on Not-WordPress

Stuff and things.

Pollock of Light

Twitter: @lluisbusse

Slate Agency

Talent Search

The works of Wiryanto Dewobroto

as structural engineer, lecturer and writer

%d bloggers like this: